PATENT ABSTRACTS OF JAPAN

(11)Publication number :

57-176456

(43)Date of publication of application: 29.10.1982

(51)Int.CI.

G06F 9/24

(21)Application number : 56-060965

(71)Applicant:

FANUC LTD

(22)Date of filing:

22.04.1981


(72)Inventor:

KURAKAKE MITSUO

(54) DATA PROCESSING SYSTEM

(57)Abstract:

PURPOSE: To make the change of a program easy, by transferring a control program from an ROM to an RAM of each microprocessor, and eliminating the need for the ROM per a control program of each microprocessor. CONSTITUTION: A loading unit 2 is started with a power supply applied, the content of an ROM1 is read out and a required control program is stored to RAMs 3b and 4b of microprocessors 3 and 4 via a data bus 9. The loading unit 2 gives a start signal to the microprocessors 3 and 4 after the end of transfer, the microprocessors 3 and 4 respond it and start the operation according to the control program of the RAMs 3b and 4b. On the other hand, since an instruction is given from a main processor via the data bus 9, the microprocessors 3 and 4 control variables 5 and 7 via data buses 10 and 11.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

¹² 公開特許公報 (A)

昭57—176456

(1) Int. Cl.³ G 06 F 9/24

識別記号

庁内整理番号 8120—5B

❸公開 昭和57年(1982)10月29日

発明の数 1 審査請求 未請求

(全3頁)

⊗データ処理方式

②特 願 昭56—60965

②出 願 昭56(1981)4月22日

⑦発 明 者 鞍掛三津雄

日野市旭が丘3丁目5番地1富 土通フアナツク株式会社内

の出 願 人 富士通フアナック株式会社 日野市旭が丘3丁目5番地1

個代 理 人 弁理士 辻實 外1名

明 細 1

1 発明の名称

データ処理方式

2. 特許請求の範囲

(2)前記データバスに更に前配マイクロプロセッサを制御するメインプロセッサを接続することを 特徴とする特許請求の範囲第(1)項記載のデータ処 理方式。

(3) 前記マイクロプロセッサが前記データバスに 複数接続されることを特徴とする特許請求の範囲 第(1) 項又は第(2) 項記載のデータ処理方式。 (4) 前配マイクロプロセッサに制御対象となる入出力ユニットが別のデータパスを介し接続される ととを特徴とする特許請求の範囲第(1)項叉は第(2) 項叉は第(3)項記載のデータ処理方式。

(5) 前記ローディングユニットはメモリとマイクロプロセッサで構成されることを特徴とする特許 請求の範囲第(1)項又は第(2)項又は第(3)項又は第(4) 項記載のデータ処理方式。

(4)前記制御対象がモータであることを特徴とする特許請求の範囲第(4)項記載のデータ処理方式。 3.発明の詳細な説明

本発明は、容易に自己の制御プログラムを変更 しうるデータ処理方式に関し、特にメモリを内蔵 するマイクロプロセッサに好適なデータ処理方式 に関する。

近年マイクロプロセッサはその集積度が向上し、 又演算速度の向上に伴い各種装置の制御用に盛ん に利用されている。かゝる、制御用マイクロプロ セッサとしては、制御プログラムを収容しうるメ モリを内蔵した1チップ化したマイクロプロセッ

(1)

(2)

サが便利である。ところで、この様な制御ブログラムを内蔵するメモリとしては、電源の供給中止時にも配値内容を消失しないリードオンリーメモ 制御ブログラムの変更が容易でないたがあるる。即ち、1チンブマイクロブロセンサに内蔵されるのが、所OMは、殆んどマスクロム(mask ROM)であるが、アログラムの変更が容易でない。尚、イレーザるルスのM(Erasable ROM)を内蔵するものもうで、mask ROMに比べてLSIのチップが大きるため、価格、供給、借額性に問題がある。

(3)

スメモリ (以下RAMと称す)を内蔵するマイクロプロ センサで構成される。3及び4はマイクロブロセ ツサで、各々プロセツサ本体3a及び4aと、ブ ロセツサ 5 a、4 a の制御プログラムを格納するた めのRAM3b及び4bとで構成される。 5及び7は マイクロプロセッサ 5 , 4 に 制御 され る 出 力 ユ ニ ッ ト で 、 あり、との例ではモータを示す。6及び8は入力 ユニツトであり、この例では、マイクロブロセッ サ 3, 4にモータの状態たとえば歯転選促を検知し て出力する検知器を示す。9は不揮撤性メモリ1、 ローデイングユニツト 2 、 マイクロブロセッサ 3, 4を相互に接続するメインデータパスであり、 数値制御のメインプロセッサにも接続されている。 尚、メインプロセッサより移動指令、指令速度な どがデータバスを介してマイクロプロセッサ 3, 4 に入力される。10,11はマイクロブロセツサ3, 4 と、出力ユニット 5,7及び入力ユニット 6,8 とを相互に接続するデータバスである。

次にこれらの動作について説明する。 不揮徴性メモリ 1 には、各種モータの制御のた 特開昭57-178456(2)

T正しくモータを制御するためにはメモリとして外付けのイレーザブルROM (EROM) を用い、該EROMにモータ或いはモータ制御に応じた制御プログラムを書込むことが考えられるが、1チップ化したプロセッサ以外にROMが必要となるので部数の制御プログラムを取容することも考えられるが、これらの制御プログラムを全て収容するには、ROMの容量が大きくなり、コスト、実装スペースから不利である。

従つて、本発明は、マイクロブロセッサ内部に 記憶される制御プログラムを容易に変更しりる新 規なデータ処理方式を提供することを目的とする ものである。

以下、本発明を実施例により詳細に説明する。 図面は本発明の一実施例プロック図を示し、図中、1は制御プログラムを格納する不揮般性メモリで、例えばパブルメモリー、ROMで構成される。 2 は不揮撥性メモリ 1 の内容を読出し転送するローディングユニットで、ROM又はランダムアクセ

(4)

めの各種の制御プログラムが格納されている。又、マイクロプロセンサ3.4の各々は数値制御における各制御軸毎に用意されていると仮定する。

先づ、電源が投入されると、該電源の投入を検知してローディングユニット 2 が起動し、ローディングユニット 2 は自己の制御ブログラムに従いるで、推撥性メモリ 1 の内容を読出す。そして、予のの子イクロブロセッサ 3,4の必要とする制御ブロックラムがわかつているので、ローディングユニット 2 は各マイクロブロセッサ 3,4のRAM 5 b,4 b にデータパス 9 を介し必要とする制御ブログラムを RAM 3 b,4 b に格納せしめる。

ローディングユニット 2 は更に転送終了後に各マイクロプロセッサ 3,4にスタート 信号をデータパス 9 を介して送り、マイクロプロセッサ 3,4 は、これに応答し、RAM 5 b,4 bの制御プログラムに従い動作を開始する。一方、図示しない前述のメインプロセッサからデータパス 9 を介して速度指令、移動数値指令が与えられるから、各マイ

クロブロセンサ 3. 4はデータバス 10. 11を介し 制御対象であるモータ(出力ユニット) 5 及び 7 を制御することにたる。

尚、数値制御システムでは、もともと各種パラメータや加工データの収容のために不揮撥性メモリリを備えているから、前述の不揮撥性メモリリを特別設けるととなく、とのメモリの一部を利用してもよい。

以上の説明では、数値制御システムを例にして 説明した、これに限ることなく、他の制御システムにも利用することができる。

以上説明した様、本発明によれば、制御ブログラムを格納した不揮撥性メモリから各マイクロブロセッサのランダムアクセスメモリに制御ブログラムを転送する機構成したので、各マイクロブロセッサに制御ブログラム毎にROMを持つ必要はなく、制御ブログラムの変更が容易に達成出来、特に複雑な制御が要求される数値制御システムに復めて有用である。

4.図面の簡単な説明 特際昭57-17645**6 (3)**

図面は本発明の一実施例ブロック図を示す。

図中、1…不揮撥性メモリ、2…ローデイング ユニット、3,4…マイクロプロセツサ、3a,4a… ブロセッサ本体、3b,4b…ランダムアクセスメ モリ、9…データパス。

等許出顧人 富士通フアナック株式会社 代理人 弁理士 辻 實 外1名

(7).

(8)

